De JEDEC Solid State Technology Association heeft onlangs aangekondigd dat haar JC-40- en JC-45-commissies die verantwoordelijk zijn voor de formulering van logica- en DRAM-modulestandaarden een aantal belangrijke ontwikkelingen hebben doorgevoerd op het gebied van DDR5 MRDIMM (Multiplexed Rank Memory Modules), waaronder de officiële release van een nieuwe generatie DDR5 multiplexed rank data buffer-standaarden, vooruitgang in de formulering van multiplexed rank clock register driver-standaarden en versnelde verbetering van DDR5 MRDIMM Gen 2 en Gen 3 routekaarten voor hogere bandbreedtes.
Onder de gepubliceerde standaarden heeft JEDEC officieel de JESD82-552 "DDR5MDB02 Multiplexed Rank Data Buffer"-specificatie aangekondigd, die kan worden gedownload op de officiële website. Deze standaard definieert een nieuwe generatie functioneel ontwerp voor databuffering voor DIMM-architectuur met multiplex-rangschikking, met als doel stabiele en betrouwbare werkingseigenschappen te behouden, zelfs als de modulebandbreedte blijft toenemen. Door meer geavanceerde buffer- en besturingslogica op het datapad te introduceren, biedt de DDR5 MDB-oplossing een sterkere schaalbaarheid en signaalkwaliteitsborging voor krachtige geheugensubsystemen.
De komende JESD82-542 "DDR5MRCD02 Multiplexed Rank Clock Register Driver" standaard is ook de laatste fase ingegaan en zal naar verwachting binnenkort officieel worden aangekondigd. Deze standaard is gericht op DDR5 MRDIMM-modules en richt zich op het versterken van de integriteit en timingcontrolemogelijkheden van klok- en besturingssignalen om te voldoen aan de gegevensbufferspecificaties in JESD82-552, en in het algemeen de betrouwbaarheid van MRDIMM-producten verder te verbeteren in scenario's met hoge frequentie en hoge bandbreedte.
Wat betreft de routekaart voor modulespecificaties voert de JC-45-commissie haar inspanningen op om de formulering van de MRDIMM Gen 2-standaard te voltooien. Het doel is om te voldoen aan de voortdurende toename van de bandbreedte van de nieuwe generatie computerplatforms, terwijl rekening wordt gehouden met de energie-efficiëntie- en systeemefficiëntie-eisen op het algehele machineniveau. Tegelijkertijd bevordert de commissie ook het tweede generatie DDR5 MRDIMM Gen 2 originele PCB-ontwerp (raw card). De beoogde datasnelheid van dit batchontwerp is 12.800 MT/s, wat de hoop van JEDEC weerspiegelt om hogere dataoverdrachtsnelheden en schaalbare geheugenoplossingen te bieden voor data-intensieve applicatiescenario's door middel van standaardisatiewerk. Terwijl de Gen 2-standaard zijn voltooiing nadert, is JC-45 ook begonnen met het plannen van de MRDIMM Gen 3-standaard, en de relevante onderliggende geheugeninterfacelogica nadert ook de voltooiingsfase.
JEDEC zal in mei van dit jaar ook speciale forums houden voor mobiele/client/edge- en server/cloud computing/AI-velden in San Jose om diepgaande discussies te voeren over de volgende generatie geheugenstandaarden en systeemontwerp, inclusief DDR5. Deelnemers krijgen de kans om meer te weten te komen over de nieuwste specificatievoortgang en industriële toepassingstrends van geavanceerde technologieën zoals MRDIMM. De relevante agenda en registratie-informatie zijn gepubliceerd op de officiële website van JEDEC.
Mian Quddus, voorzitter van het JEDEC JC-45 Comité en voorzitter van de raad van bestuur van de vereniging, zei dat deze reeks gecoördineerde standaardwerkzaamheden de voortdurende rol van JEDEC weerspiegelt als industrie-‘aligner’ op het gebied van hoogwaardige geheugenstandaarden. Door interoperabele, uniforme specificaties te creëren, kan het voldoen aan de groeiende prestatie- en bandbreedtevereisten van AI, cloud computing en bedrijfslasten op geheugensubsystemen. Bron: officieel persbericht van JEDEC.