Op de IEEE International Electronic Devices Meeting (IEDM) van 2023 demonstreerden Intel-onderzoekers geavanceerde technologie die driedimensionale gestapelde CMOS-transistors (complementaire metaaloxide halfgeleider) combineert met voeding aan de achterkant en direct contact aan de achterkant. Het bedrijf rapporteerde ook uitbreidingsmogelijkheden voor zijn recente R&D-doorbraken op het gebied van stroomafgifte aan de achterkant, zoals backside-contacten, en demonstreerde voor het eerst met succes grootschalige driedimensionale monolithische integratie van siliciumtransistors met galliumnitride (GaN)-transistors op dezelfde 300 millimeter (mm) wafer (in plaats van een pakket).
"Nu we het EM-tijdperk binnengaan en in vier jaar tijd voorbij vijf procesknooppunten gaan, is voortdurende innovatie belangrijker dan ooit. Op IEDM2023 toont Intel de vooruitgang die het heeft geboekt in onderzoek die de wet van Moore aandrijven, en benadrukt ons vermogen om toonaangevende technologieën naar de volgende generatie mobiele computers te brengen, waardoor verdere schaalvergroting en efficiënte stroomvoorziening mogelijk worden."
Sanjay Natarajan, senior vice-president en algemeen directeur van Components Research bij Intel
Waarom is het belangrijk? Transistorschaling en backside-vermogen zijn van cruciaal belang om te helpen voldoen aan de exponentiële groei van de vraag naar krachtigere rekenkracht. Jaar na jaar voldoet Intel aan deze vraag naar computers, wat aantoont dat zijn innovaties de halfgeleiderindustrie zullen blijven stimuleren en de hoeksteen van de wet van Moore zullen blijven vormen. Intel's componentenonderzoeksgroep blijft de grenzen van de techniek verleggen door transistors te stapelen, waardoor het vermogen aan de achterkant naar een nieuw niveau wordt getild, waardoor meer transistorschaling en hogere prestaties mogelijk zijn, en wordt bewezen dat transistors gemaakt van verschillende materialen op dezelfde wafer kunnen worden geïntegreerd.
De afbeelding links toont een ontwerp waarbij stroom- en signaalleidingen bovenop de wafer zijn samengevoegd. Aan de rechterkant ziet u de nieuwe PowerVia-technologie, Intels unieke stroomvoorzieningsnetwerk aan de achterzijde dat voor het eerst in de branche wordt gebruikt. PowerVia werd gelanceerd tijdens het Intel Accelerator-evenement op 26 juli 2021. Tijdens het evenement presenteerde Intel de toekomstige routekaart voor proces- en verpakkingstechnologie van het bedrijf. (Afbeeldingsbron: Intel Corporation)
De onlangs aangekondigde routekaart voor procestechnologie benadrukt de voortdurende uitbreiding van innovaties van het bedrijf, waaronder PowerVia backside power, glassubstraten voor geavanceerde verpakkingen en FoverosDirect, allemaal technologieën afkomstig van de componentenonderzoeksgroep en die naar verwachting dit decennium in productie zullen gaan.
Op IEDM2023 demonstreerde Intel Component Research zijn toewijding aan innovatie door meer transistors op silicium te plaatsen en tegelijkertijd hogere prestaties te bereiken. Onderzoekers hebben belangrijke R&D-gebieden geïdentificeerd die nodig zijn om door te gaan met opschalen door transistors efficiënt te stapelen. Gecombineerd met voeding aan de achterzijde en contacten aan de achterzijde zullen dit aanzienlijke vooruitgangen betekenen in de technologie van de transistorarchitectuur. Terwijl Intel de stroomtoevoer aan de achterkant verbetert en nieuwe 2D-kanaalmaterialen toepast, werkt Intel eraan om de wet van Moore tegen 2030 uit te breiden tot één biljoen transistorpakketten.
Intel's nieuwste transistoronderzoeksresultaten, gedemonstreerd op IEDM2023, maken verticale stapeling van complementaire veldeffecttransistors (CFET's) met poortafstanden van slechts 60 nanometer mogelijk. Door transistors te stapelen kunnen oppervlakte-efficiëntie en prestatievoordelen worden bereikt. Het wordt ook gecombineerd met achterwaartse kracht en direct rugcontact. Het benadrukt het leiderschap van Intel op het gebied van all-gate transistors en toont het vermogen van het bedrijf om verder te innoveren dan RibbonFET, waardoor het een voorsprong heeft op de concurrentie.
Intel heeft in vier jaar tijd vijf procesknooppunten doorlopen en belangrijke R&D-gebieden geïdentificeerd die nodig zijn om door te gaan met het opschalen van transistors met stroomoverdracht aan de achterkant: Intel's PowerVia, die in 2024 zal worden geproduceerd, zal de eerste zijn die stroomoverdracht aan de achterkant mogelijk maakt. Op IEDM2023 heeft Components Research mogelijkheden geïdentificeerd om de stroomvoorziening aan de achterzijde uit te breiden en uit te breiden tot buiten PowerVia, evenals de belangrijkste procesverbeteringen die nodig zijn om deze trajecten mogelijk te maken. Bovendien benadrukt dit werk het gebruik van contacten aan de achterkant en andere nieuwe verticale verbindingen om ruimte-efficiënte stapeling van apparaten mogelijk te maken.