Onlangs heeft een onderzoeksteam bestaande uit ingenieurs van Stanford University, Carnegie Mellon University, University of Pennsylvania en MIT een grote doorbraak aangekondigd.Met succes het eerste monolithische prototype van een 3D-geïntegreerde schakeling vervaardigd in een commerciële gieterij in de Verenigde Staten.Deze prototypechip doorbreekt de traditionele tweedimensionale lay-out en gebruikt een enkel continu proces om geheugen en logische circuits direct verticaal op elkaar te stapelen.
Het wordt vervaardigd met behulp van SkyWater's volwassen 90 nm tot 130 nm-proces op zijn 200 mm-productielijn en integreert traditionele silicium CMOS-logische circuits, resistieve RAM-lagen en veldeffecttransistors van koolstofnanobuisjes.
Op deze manier wordt het datapad tussen de opslageenheid en de rekeneenheid aanzienlijk verkort, waardoor de prestaties aanzienlijk worden verbeterd.
Vroege hardwaretestresultaten die door het onderzoeksteam zijn gepubliceerd, laten zien dat de gestapelde structuur de doorvoer met ongeveer vier keer verbetert in vergelijking met vergelijkbare 2D-implementaties met vergelijkbare latentie en grootte.
Naast de gemeten hardware werden architecturen met hogere stapels geëvalueerd door middel van simulatie, en de resultaten toonden aan dat ontwerpen met meer geheugen- en computerlagen de prestaties bij AI-workloads tot wel twaalf keer kunnen verbeteren.
Het team wees er verder op dat door voortzetting van de verticale integratie in plaats van het blindelings verkleinen van de transistorgrootte, de architectuur uiteindelijk een 100 tot 1000-voudige verbetering zal bereiken in het energievertragingsproduct (een gecombineerde maatstaf voor snelheid en efficiëntie).
Hoewel academische laboratoria eerder experimentele 3D-chips hebben gedemonstreerd, benadrukt het team dat het grootste verschil met dit werk is dat het is vervaardigd in een commerciële gieterijomgeving en niet in een op maat gemaakte onderzoeksproductielijn.
