Tijdens het recente "Advancing AI"-evenement onthulde AMD officieel zijn volgende generatie datacenterprocessor, Venice-X, speciaal ontworpen voor high-performance computing (HPC). De processor is gebaseerd op de nieuwe Zen 6-microarchitectuur en wordt naar verwachting officieel uitgebracht in de tweede helft van 2027.
Als een van de vier belangrijkste afgeleiden van de AMD Zen 6 datacenterproductlijn (Venetië), zet Venice-X het 96-core ontwerp van de vorige generatie Genua-X en de 1152 MB 3D V-Cache gestapelde L3-cache voort, maar heeft een kwalitatieve sprong voorwaarts gemaakt in kernprestaties en geheugenarchitectuur. In tegenstelling tot de standaard Venice-processor, die 1024 MB L3-cache toewijst aan 256 cores, verbetert Venice-X de verwerkingsefficiëntie aanzienlijk in bepaalde krachtige computerscenario's door de enorme L3-cache toe te wijzen aan minder maar krachtigere cores.
In termen van kernfrequentie bereikt de maximale kernfrequentie van Venice-X een verbazingwekkende 5,15 GHz, veel hoger dan de 3,7 GHz van de vorige generatie 96-core Epyc 9684X. Tegelijkertijd heeft ook het geheugensysteem een flinke upgrade gekregen: de nieuwe chip maakt gebruik van het SP7-slot en ondersteunt 16-kanaals geheugen. Het kan worden gebruikt met standaard DDR5 RDIMM met een overdrachtssnelheid tot 8000 MT/s, en ondersteunt ook nieuwe MRDIMM met een overdrachtssnelheid tot 12800 MT/s, wat een totale geheugenbandbreedte oplevert van maximaal 1,6 TB/s. Vergeleken met de Turijnse architectuur is de totale geheugenbandbreedte van de Venice-serie bijna verdubbeld.
Hoewel AMD nog geen specifieke prestatievoorspellingen en meer technische details heeft aangekondigd, zal dit rekenkrachthulpmiddel met hoge kloksnelheid, grote cache en ultrahoge geheugenbandbreedte, nu de Zen 6-architectuur Venice SP7 de productiefase ingaat, ongetwijfeld nieuwe veranderingen teweegbrengen in het toekomstige datacenter en de high-performance computing-velden.