De industrie is niet langer ver verwijderd van de volgende generatie DDR6-geheugenstandaard voor desktop- en serverplatforms, en fabrikanten van geheugenchips werken samen met JEDEC om de formulering van relevante specificaties te bevorderen. Volgens de Koreaanse media The Elec zijn grote opslagfabrikanten zoals SK Hynix, Samsung en Micron begonnen met het ontwerpen van DDR6 in het laboratorium en stemmen ze geleidelijk de moduleontwikkelingsplannen af ​​met substraatfabrikanten. Het bovengenoemde gezamenlijke onderzoek en ontwikkeling wordt uitgevoerd onder leiding van JEDEC, een organisatie voor industriële standaarden, om ervoor te zorgen dat de nieuwe generatie geheugens op ontwerpniveau een uniforme technische basis heeft.

Er wordt gemeld dat relevante fabrikanten al in 2024 toegang zullen hebben tot de eerste versie van het DDR6-standaardontwerp van JEDEC, maar belangrijke parameters zoals spanningsbereik, signaaldefinitie, energieverbruik en pin-indeling zijn nog niet afgerond. Met de recente intensivering van de vooruitgang in de industrie wordt verwacht dat deze hiaten geleidelijk zullen worden opgevuld, en dat het standaardafrondingsproces ook zal worden versneld. Eerder zijn verschillende toonaangevende fabrikanten daadwerkelijk uit de monsterfase gestapt en een strengere verificatiecyclus ingegaan, waardoor de weg werd vrijgemaakt voor daaropvolgende massaproductie.

In termen van prestatie-indicatoren die van belang zijn voor de buitenwereld, blijkt uit de momenteel bekendgemaakte informatie dat de beoogde initiële overdrachtssnelheid van DDR6 8.800 MT/s is, en dat er plannen zijn om uit te breiden naar 17.600 MT/s, wat bijna gelijk staat aan een verdubbeling van de snelheidslimiet van de bestaande DDR5. De kern van deze substantiële snelheidsverhoging is dat DDR6 een 4x24-bit subkanaalarchitectuur gebruikt, wat de introductie van nieuwe ontwerpideeën op het gebied van signaalintegriteit vereist. Daarentegen gebruikt de huidige DDR5 nog steeds een 2x32-bit subkanaalstructuur. De verschillen in kanaalverdeling tussen de twee generaties standaarden zullen nieuwe eisen stellen aan het ontwerp van de controller, de bedrading en het aantal PCB-lagen.

In de context van traditionele DIMM-modules die fysieke beperkingen ondervinden bij hoge frequenties, vestigt de industrie doorgaans haar hoop op CAMM2-technologie om de vele knelpunten van hogesnelheidssignalen in de ruimte, bedrading en interfacevormen te verlichten. De huidige tekenen geven aan dat serverplatforms naar verwachting de eersten zullen zijn die DDR6 zullen introduceren, en vervolgens geleidelijk zullen overstappen naar high-end notebookplatforms nadat de productiecapaciteit is toegenomen. Desktop consumentenproducten volgen mogelijk later.

Afgaande op het tijdschema was er vorig jaar in de sector sprake van dat DDR6 in 2027 zou worden “gelanceerd”. Het laatste oordeel is echter eerder geneigd om 2027 te beschouwen als de belangrijkste fase van klantverificatie, en het echte grootschalige commerciële gebruik voor de markt zal naar verwachting in 2028 worden gerealiseerd. Tegelijkertijd zal met de verzending van nieuwe generatie servers en de algehele penetratiegraad van applicaties Omdat DDR5 vorig jaar ongeveer 80% bereikte en dit jaar naar verwachting verder zal stijgen tot ongeveer 90%, wordt de rol van DDR4 in de industriële keten geleidelijk beschouwd als een generatie die “wordt verlaten”. Hierdoor wordt niet alleen meer marktruimte gereserveerd voor de nieuwe standaard, maar wordt ook de productiecapaciteit van de waferfabriek vrijgemaakt voor de daaropvolgende massaproductie van DDR6-chips en -modules.