Intel heeft tijdens het VLSI Symposium in Hawaï officieel het nieuwe Intel 18A-P gieterijprocesknooppunt aangekondigd, wat een belangrijke verbetering en optimalisatie is op basis van de bestaande Intel 18A. Uit officiële gegevens blijkt dat 18A-P bij hetzelfde stroomverbruik een prestatieverbetering van 9% kan bewerkstelligen; en bij hetzelfde prestatieniveau kan het energieverbruik met ongeveer 18% worden verminderd. Tegelijkertijd wordt de thermische geleidbaarheid op chipniveau met 20%–40% verbeterd, en wordt de doorvoerweerstand op sleutelniveaus ook met ongeveer 10%–30% verminderd.

Intel zei dat het proces in een risicopilotproductie is beland en het eerste zal zijn dat zal worden gebruikt in zijn volgende generatie Xeon-serverprocessor "Diamond Rapids".

Om de bovenstaande indicatoren te bereiken heeft Intel het 18A-proces aangepast en uitgebreid op het gebied van fysieke structuur en ontwerpbibliotheek. Op het gebied van standaard unitbibliotheken heeft het bedrijf een verscheidenheid aan unitopties toegevoegd aan de 180HP- en 160HD-bibliotheken om een ​​breder stroomverbruik en prestatiebereik van producten te dekken: voor ontwerpen met laag energieverbruik zijn nieuwe W1- en W1.5-units toegevoegd; voor scenario's met hoge prestaties heeft het bedrijf de W3P-unit gelanceerd met een "dual contact"-ontwerp, dat de prestaties verder verbetert in vergelijking met de bestaande W3-unit zonder het vloeroppervlak te vergroten.

Op het gebied van thermisch beheer heeft Intel een nieuw thermisch geleidend materiaal aan de voorkant van de wafer geïntegreerd om de thermische weerstand aan de voorkant van de chip aanzienlijk te verminderen, waardoor de geleidingsefficiëntie van warmte van de transistorlaag naar de verpakking en het warmteafvoersysteem wordt verbeterd. Tegelijkertijd heeft Intel ook zijn EDA-ontwerptools geüpdatet, waarbij lay-out- en lay-outmogelijkheden zijn geïntroduceerd die gevoeliger zijn voor temperatuurverdeling, waardoor het ontwerpteam tijdens de fysieke ontwerpfase meer gedetailleerde optimalisatie van hittepunten en warmtedissipatiepaden kan uitvoeren, waardoor de stabiliteit en duurzame prestatie van het product in scenario's met hoge belasting structureel worden verbeterd.

Het eerste product dat Intel's 18A-P-proces gebruikt, zal de volgende generatie Xeon 7-niveau "Diamond Rapids"-serverprocessor zijn, waarvan de kerncomputertegels volledig zullen worden gebouwd op basis van dit nieuwe knooppunt. De algemene architectuur van "Diamond Rapids" zet het steeds populairder wordende "kleine chip"-idee van de huidige high-end server-CPU's voort, dat vergelijkbaar is met AMD EPYC: een groot aantal CPU-kernen wordt opgesplitst in meerdere computerchiplets met behulp van geavanceerde technologie, en vervolgens met elkaar verbonden via gecentraliseerde I/O-bronnen om een ​​meer gebalanceerde en bijna consistente geheugentoegangsvertraging te bereiken, en uitbreiding naar hogere kernaantallen en bandbreedteconfiguraties binnen hetzelfde pakket te vergemakkelijken.

Binnen het pakket is "Diamond Rapids" geconfigureerd met vier computertegels (Compute Tiles), die Intel ook wel "Core Building Blocks" (CBB) noemt. Elke computerchip is gebaseerd op het 18A-P-proces, integreert 48 prestatiekernen (P-core) met de codenaam "Panther Cove", en is uitgerust met een gelokaliseerde niveau drie cache (L3 Cache). Nadat de vier computerchips zijn gestapeld, bereikt het totale aantal CPU-cores in het gehele processorpakket 192. In tegenstelling tot veel eerdere Xeon-ontwerpen maakt deze generatie cores geen hyperthreading-technologie mogelijk, dus het hele platform is een 192-core/192-thread-configuratie, gericht op single-threaded prestaties en core-stacking om te voldoen aan de behoeften van server- en cloud computing-belastingen met hoge dichtheid.

In termen van I/O- en geheugensubsystemen hanteert "Diamond Rapids" een ontwerp dat gescheiden is van de computerchip: vier computerchips zijn via verbindingen verbonden met twee I/O- en Memory Hub-chiplets (IMH, I/O en Memory Hub). De twee IMH-chiplets zullen naar verwachting relatief volwassen procesknooppunten zoals Intel 3 gebruiken om een ​​evenwicht te vinden tussen kosten en energie-efficiëntie. Elke IMH-chiplet integreert een 8-kanaals DDR5-geheugencontroller, zodat het volledige processorpakket in totaal 16-kanaals DDR5-geheugen ondersteunt, wat ondersteuning biedt voor geheugenscenario's met hoge bandbreedte en hoge capaciteit.

In termen van uitbreidingsbus wordt "Diamond Rapids" Intel's eerste serverprocessorplatform dat officieel PCI Express 6.0 introduceert. Vergeleken met de momenteel wijdverspreide PCIe 5.0 verdubbelt PCIe 6.0 de bidirectionele bandbreedte, waardoor er meer verbindingsmogelijkheden ontstaan ​​voor krachtige acceleratorkaarten, opslagapparaten en snelle netwerkinterfaces. Intel heeft het specifieke PCIe-baannummer en toewijzingsplan voor het platform echter niet bekendgemaakt, en de verwachting is dat dit verder zal worden bekendgemaakt in volgende productreleases of platformbriefings.

Vanwege de integratie van meerdere grootschalige computer- en I/O-chiplets, geïntegreerd via complexe interconnectie- en stroomvoorzieningsnetwerken binnen het pakket, gebruikt "Diamond Rapids" een groter pakketsubstraat en introduceert een nieuwe LGA9324-processorsocket. LGA9324 heeft een extreem hoog aantal contacten om te voldoen aan de behoeften van de processor op het gebied van voeding, geheugenkanalen, PCIe-kanalen en andere hogesnelheidsinterfaces. Het geeft ook aan dat dit platform vooral gericht is op high-end datacenters en enterprise servermarkten.

Volgens het huidige schema van Intel zal de Xeon 7 "Diamond Rapids"-familie naar verwachting in 2027 officieel op de markt worden gelanceerd, wanneer deze zal concurreren met andere serverprocessors in de industrie met behulp van de nieuwste procestechnologie en kleine chiparchitectuur. Voor Intel zijn het 18A-P-proces en de producten die worden vertegenwoordigd door "Diamond Rapids" niet alleen een belangrijk onderdeel van de procesroutekaart, maar worden ze ook beschouwd als een belangrijk onderhandelingschip voor hergroepering op het gebied van datacenters en servers en om de confrontatie aan te gaan met tegenstanders.