Het Japanse Rapidus vordert zijn 2nm-proces, zo zijn er berichtenDow heeft voor het eerst de logische dichtheid van het knooppunt bekendgemaakt, die vergelijkbaar zou zijn met TSMC’s N2.Volgens rapporten heeft de logische dichtheid van het 2HP-procesknooppunt van Rapidus 237,31 miljoen transistors/vierkante millimeter (MTr/mm²) bereikt, wat overeenkomt met de 236,17 MTr/mm² van TSMC's N2-proces.
Uit deze gegevens blijkt dat het 2HP-proces van Rapidus qua logische dichtheid op hetzelfde niveau ligt als het N2-proces van TSMC, en in sommige opzichten zelfs voordelen heeft.
Ter vergelijking: de logische dichtheid van Intel's 18A-proces is 184,21 MTr/mm², wat aanzienlijk lager is dan de niveaus van Rapidus en TSMC.
Het 2HP-proces van Rapidus maakt gebruik van een celbibliotheek met hoge dichtheid (HD) met een celhoogte van 138 eenheden op basis van de G45-pitch, die is ontworpen om maximale logische dichtheid te bereiken.
Intel besteedt meer aandacht aan de verhouding tussen prestaties en energieverbruik, dus een hogere dichtheid is niet het hoofddoel, vooral het 18A-proces is voornamelijk voor intern gebruik.
Daarnaast maakt Rapidus gebruik van monolithische front-end verwerkingstechnologie, die zich kan richten op het aanpassen van beperkte productievolumes en het uitbreiden van de verbeteringen naar het eindproduct. Rapidus is van plan zijn 2nm-procesontwerpkit in het eerste kwartaal van 2026 aan klanten te leveren.