Er zijn voorlopige specificaties aangekondigd voor AMD's volgende generatie EPYC Turin-serie, die de vijfde generatie EPYC-serie zal worden genoemd en ten minste 20 SKU's zal bevatten gebaseerd op de Zen5- en Zen5C-kernarchitecturen. Deze kernen hebben de codenaam Zen5 "Nirvana" en Zen5C "Prometheus". De productserie is ontworpen om compatibel te zijn met de bestaande EPYC-serie van de vierde generatie op de SP5 (LGA6096) socket en ondersteunt sneller DDR56000MT/s-geheugen.
Yuuki_AnS lekte AMD's 5e generatie EPYC Turijn CPU-serie, die Zen5- en Zen5C-cores met maximaal 160 cores, 320 MB cache en TDP tot 500 W omvat.
Beginnend met de specificaties, is het eerste wat we willen zeggen dat hoewel de bron niet vermeldt welke van deze SKU’s gebaseerd zijn op de Zen5- of Zen5C-architectuur, we een goede inschatting kunnen maken op basis van het verwachte kernaantal op basis van de bestaande productlijn en wat we weten over de Torino-serie. De line-up zal maximaal 128 Zen5- en 192 Zen5C-kernen bevatten, dus laten we eerst eens naar die SKU’s kijken.
SKU's van het hoogste niveau zijn EPYC9845 (160 cores/320 threads), 9825 (144 cores/288 threads), 9745 (128 cores/256 threads), 9655 (96 cores/192 threads), 9645 (96 cores/192 threads) en 9565 (72 cores/144 threads). Al deze SKU's zijn 64Core+ varianten met meer dan 256 MB L3-cache en TDP's variërend van 320/400 tot 500 W. Hier zijn de verschillende CPU-configuraties voor de EPYCTurin-serie:
100-000001245-16CCD+1IOD (128Zen5 core/256 thread/512MB cache)
100-000001341-12CCD+1IOD (96Zen5 kern/192 draad/384MB cache)
100-000001247-8CCD+1IOD (64Zen5 kern/128 threads/256MB cache)
100-000001342-8CCD+1IOD (64Zen5 kern/128 threads/256MB cache)
100-000001249-2 CCD+1 IOD (32 Zen5C-kernen/64 threads/64 MB cache)
Omdat er niet wordt vermeld of dit Zen5 of Zen5 CSKU is, varieert de cachepool van 256 MB tot 384 MB. Wat de 96-core SKU betreft: als deze gebaseerd is op de Zen5-architectuur, zou deze een indrukwekkende 512 MB L3-cache moeten hebben, maar als deze gebaseerd is op de Zen5C-architectuur, dan zou deze 256 MB cache moeten behouden. Omdat het onwaarschijnlijk is dat de Zen5 met meer dan 128 cores wordt gelanceerd, moeten de versies met 144 cores en 160 cores bij de Zen5C-architectuur blijven.
EPYCZen5C: 192 cores, 384 MB L3-cache (50 meer cores/L3-cache vergeleken met Zen4C)
EPYCZen5: 128 cores, 512 MB L3-cache (33 meer cores/L3-cache vergeleken met Zen4)
De rest van het productassortiment bestaat uit bijna alle standaard 8, 16, 24, 32, 36, 48, 64 kernproducten, inclusief standaardproducten en frequentie-geoptimaliseerde producten. Klokfrequenties variëren van minimaal 2,0 GHz tot maximaal 4 GHz (basis), en TDP's variëren van 155 W/200 W/210 W/280 W tot 300 W+. Volgens het platformdiagram vrijgegeven door Momomo_US ondersteunt AMD's EPYCTurin DDR5-6000MT/s geheugen-DIMM's met een capaciteit tot 4TB op 8DIMM-moederborden, wat 128 PCIeGen5-kanalen oplevert.
Het rapport vermeldt dat de gelekte productreeks niet compleet is en dat de kloksnelheden voorlopig zijn, aangezien het niet meer informatie geeft over boostklokken, maar we kunnen die informatie dichter bij de lancering verwachten.
De AMD PYC Turin "Gen 5"-serie voor servers zal naar verwachting later dit jaar debuteren, na de officiële lancering van de Zen5- en Zen5C-architecturen voor desktop- en client-pc-platforms zoals Granite Ridge en StrixPoint. De 5e generatie EPYC Turin-serie zal concurreren met Intel Xeon Granite Rapids P-core en Sierra Forest E-core (288 core) CPU's.